① 特許出願公開

⑩ 公 開 特 許 公 報 (A) 昭63 - 204815

⑤Int Cl.⁴

識別記号

庁内整理番号

④公開 昭和63年(1988) 8月24日

H 03 K 19/094

A - 8326 - 5 J

審査請求 未請求 発明の数 1 (全6頁)

図発明の名称 半導体論理回路

②特 願 昭62-35507

郊出 願 昭62(1987)2月20日

⑫発 明 者 土 井 俊 雄 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製 作所中央研究所内

⑫発 明 者 林 剛 久 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内

⑫発 明 者 石 橋 賢 一 東京都国分寺市東恋ヶ窪1丁目280番地 株式会社日立製 作所中央研究所内

①出 願 人 株式会社日立製作所 東京都千代田区神田駿河台4丁目6番地

20代 理 人 并理士 小川 勝男 外1名

明 和 睿

発明の名称
 半導体論理回路

- 2. 特許請求の範囲
 - 1. 少なくとも1個の入力信号を受けて導通若しくは非導通状態となることにより論理演算を行なう論理回路網と、この論理回路網からの信号を出力信号端子に出力するためのバッフア回路とから成る半導体論理回路において、上記論理回路網の寄生容量の充電と上記出力信号端子の配線容量の放電とを独立に行なうことを特徴とする リチヤージする手段を有することを特徴とする 半導体論理回路。
- 3. 発明の詳細な説明

[産業上の利用分野]

本発明は半導体論理回路に係り、特に汎用計算機等に搭載する論理回路用MOSLSIに用いて好適なダイナミツク型の半導体論理回路に関する。

〔従来の技術〕

汎用計算機等においては、益々処理時間の高速

化が求められており、デバイス性能の向上や論理 変更等により性能向上が図られている。しかし、 大幅な高速化を実現する為には回路面での高速化 が不可欠である。

従来高速かつ高集権のMOSLSI用ダイナミック型 論理回路として、例えば特開昭54~89558 号に記 載のものがある。第2回は、この従来技術に示さ れている多段論理回路の1段構成を抜き出して表 わしたものである。この図において、論理演算を 実行する論理回路網25の出力ノードとなつており、 又この論理回路網25とグランド電位の間にはク ロック信号により制御されるFET17が直列に 挿入された構成となつている。

(発明が解決しようとする問題点)

ダイナミツク型論理回路の高速化を図るために は、その演算時間の短縮化はもとより、いわゆる プリチヤージに要する時間の短縮化が必要である。

ここでプリチヤージとは、ダイナミツク型論理 回路を浪算可能な状態にセツトアツブするために、

渡算前の準備として論理回路網の寄生容量を充電 するとともに、インパータを介して配線容量を放 電することである。このプリチヤージは、各演算 毎に行なう必要があるため、プリチヤージ時間の **知縮は論理回路動作の高速化に大きく効いてくる。**

ところで、第2図に示す如く従来の技術におい ては、プリチャージ時に論理回路網25の出力ノ ードの寄生容量20を充電するとともにインバー タ回路を介して配線容量21の放電を行なうので あるが、寄生容量20の充意時間は長いため、イ ンパータ回路の出力ノードに存在する配線容量 20の放電時間も長くなつてしまい、プリチャー ジに要する時間が大きいという問題があつた。ま た、論理演算時、論理回路網25の出力ノードの 寄生容量20を放電する経路のインピーダンスが 大きいため、放電時間の増加ひいては演算時間の 増加という問題があつた。

本発明は上述の問題点を解決し、プリチヤージ 時間の短い、高速に動作する半導体論理回路を提 供することを目的とする。

FET, 5はインパータを構成するPMOS FET、 となつている。更にデータ信号入力端子8は総て 6 はインバータを構成するNMOS FET,7 はクロツク信号入力端子、8はデータ信号入力端 子、9は出力信号以子、10は論理回路網の出力 ノードの寄生容量、11はインバータ入力ノード の寄生容量、12は出力信号端子の配線容量、 13は論理回路網の出力ノード、14はインパー タの入力ノード、15は本発明を実施した論理回 路である。

なお、寄生容量10,11はFETのドレイン またはソースとシリコン基板間の客量および FET間配線の容量を含み、配線容量12は論理 回路間配線の容量および次段の論理回路の入力容 量を含んでいる。

さて、論理演算を開始する直前にはノード13 及び14の間位は電源電圧の電位(以下ハイレベ ルという。)まで引き上げられており、寄生容量 10,11及び12は充電された状態にある。ま た、クロツク僧号入力端子?はハイレベルであり、 FET2及び4はオフ状態、FET3はオン状態

(問題点を解決するための手段)

上記目的は、プリチヤージの際に論理回路網の 寄生容量の充電と、出力信号端子の配線容量の放 世とを独立に行なう手段を半導体論理回路に設け ることにより違成される。

(作用)

論理回路網の寄生容量の充電とは独立に出力信 母戯子の配線容量の放散を行なうので、従来の模 に出力信号端子の配線容量の放電が論理回路網の 衛生容量の充電時間に依存せずに完了するため、 この充愧時間の遅れに影響されず、配線容量の放 惟が虹時間に行なわれる。その結果、プリチャー ジ時間が頻縮される。

〔寒旅例〕

以下、本発明を実施例により図面を用いて説明 する.

第1回は、本発明に係るCMOS論理回路の実 施例である。第1図において、1はNMOS FET を直列,並列に接続して構成した論理回路網,2, 4はプリチャージ用PMOS FET, 3はNMOS

グランドの低位(以下ローレベルという。)とな つており、論理回路網1内のFETは総でオフ状 態となつている。従つて論理国路網全体は非導通 状態であるので、上述の状態が保持されている。

一方、インバータを構成するFETのうちPMOS FET5はオフ状態であり、NMOS FET6 はオン状態であるため、出力信号端子9はローレ ベルとなり、配線容量12は放饱された状態にあ

ここで、論理演算は論理回路網1が導通するべ くデータ信号入力端子8の一部若しくは全部にハ イレベルが印加されることにより開始する。

論理回路15において、回路網1を通して寄生 容量10が放電されるためノード13の電位が下 がる。それとともにFET3を通して寄生容量 11が放電されるためノード14の単位も下がる。 これらのノードの電位変化を第5回に示す。第5 図は、本発明に係る論理回路15の論理演算時に おける各部の健位変化と第2図に示す従来のもの

の電位変化とを比較して示したものである。第5 図中、8-1はデータ入力信号端子8の電位変化、9-1は出力信号端子9の電位変化そして13-1及び14-1はノード13及び14の各電位変化 化を示す。破線22-1,23-1は従来の回 路の場合である。なお、機軸は時間を示している。このグラフから明らかなように、破線22-1に 比べてノード13及び14の電位は急速に下がつている。この結果、9-1と破線23-1とを比 でいる。この結果、9-1と確線23-1とない

この理由は次の通りである.

- 論理回路15では、寄生容量10の放電経路は回路網1のみであるためインピーダンスが低く、放電時間を短縮できる。
- 2. 論理回路15では寄生容量11の放電経路内 にFET3があるが、同容量11の容量値は小 さいため、FET3のインピーダンスが高い場 合でも放電時間は短くできる。

次にプリチヤージ時の動作を説明する。

ータ信号を論理回路41~44に入力する場合、例えば第4図の様にANDゲート回路45~50をそれらの間に挿入し、各ANDゲート回路にはデータ信号とクロツク信号入力端子からのクロツク信号を入力することによつて上述した設定のは実行される。即ちプリチヤージ時にはクロツク信号はローレベルとなつているからである。

一方、回路間配線57,58及び59のようにに 論理回路の出力が次段の入力となりのとなって は、上記ののではよりのとに ができるが、このないに ななななないのでは、上があらればななななないのででは ないののででは ないのので とでは、からののででは、一次ではないのででは、 とでは、 とでいた。 でいた。 でいた、 でいた。 でいた。 でいた、 でいた、 でいた、 でいた。 でいた、 プリチャージ時には、論理演算に先立つて次の ように設定を行なわねばならない。

① 寄生容は10及び11を充電し、ノード13・ 14をハイレベルにする。② 配線容は12を放電 し出力信号端子9をローレベルにする。そしての データ信号入力端子8を縛てローレベルにする。

ここでプリチヤージ時の論項回路各部の動作の 説明をする前に上記①、②及び③がどのように設 定されるかを第4図の実施例を用いて説明する。

第4図は本発明に係る論理回路を直列及び並列に接続してより複雑な論理演算を行なう構成を示す。41~44は第1図に示した論理回路15,45~50はANDゲート回路、61~66はデータ信号入力端子、51~59は回路/ 配線、60は出力信号端子である。各論理回路及びANDゲート回路には、それぞれクロック信号が入力され、ANDゲート回路の出力端子及び論理回路の出力信号端子9は回路順配線51~59により次段のデータ信号入力端子8に接続される。

データ信号入力端子61~66に入力されたデ

第1図に示す本実施例の動作を説明する。論理 回路15において、クロツク信号をローレベルに すると、プリチヤージが開始される。このとき FET2, 4はオン、FET3はオフとなり寄生 容量10はFET2を通し、寄生容量11はFET 4を通して、それぞれ充意され、ノード13, 14の電位が上昇する。ただしデータ信号入力期 子8の一部または全部がハイレベルとなつており、 **論理回路網子が導通状態である場合には、入力端** 子がローレベルになり論理回路網が非導通状態と なるまでノード13の電位の上昇は遅れる。これ に対しノード14の電位はFET3がオフである ため、論理国路網1の状態に関係なく上昇し、 FET5がオフ、FET6がオンとなり配線容量 12が放電されて出力端子9の電位はローレベル に下がりプリチヤージ動作が終了する。

第6図に本発明に係る論理回路15のプリチヤージ時における各ノードの電位変化と第2図に示す従来技術との比較を示す。ノード14の電位変化14-2と従来技術のそれ22-2を比較する

と、電位の上昇はほぼ同時に始まるがノード14 の方が急峻に立ち上がる。これは先に述べた様に 寄生容量11が小さいためである。このようにノ ードの立ち上がりに差があるため、両回路の出力 信号端子の電位変化を比べると、9-2の方が高 波である。これは、 端子9の 電位がローレベルに 確定した後にノード13の電位が上昇し始めるが、 この時点でデータ借号入力端子8の電位が確定し ているために私娘に立ち上がることができるので ある。この結果、本発明を適用した論理回路15 は、従来技術による論理问路24より射時間でプ リチャージ動作を完了できる。 ダイナミツク形論 **理回路では、論理演算動作を行なう毎にプリチヤ** ージ動作を行なう必要があるため、プリチヤージ 動作を高速化することにより、サイクルタイムを 短縮することができ、演算のスループツトを向上 させることができる。このように、第1回の実施 例においてはダイナミツク型論理回路の論理演算 動作とプリチヤージ動作を共に高速化することが できる.

30~37をそれぞれ充電するため、プリチャー ジ用FETがT77とT70の2個のみの場合と比較 してプリチャージ時間をさらに短縮する効果があ ス

第8図は本発明を並列加算器のキヤリー生成回 路に適用した例を示している。並列加算器では、 各ビット毎に2個の入力信号および下位ビットか らの1個のキヤリー信号を受け取り加算結果と上 位ピツトへのキヤリーを出力する。従つて上位ビ ツトでの演算は下位ビツトのキヤリー出力が確定 してから行わなければならず、加算器の演算幅が 大きくなるにつれてキヤリーの伝帽に要する時間 が油は時間の内の大部分を占める様になる。この ため演算時間を短縮するのに加算器と別にキヤリ 一生成回路を設けるのが一般的に行われている。 第8図の例では各4ビツト入力信号 ao~as,bo ~ b s (a s, b s がそれぞれの最上位ピツト) お よびキヤリー入力ICに応じて、各ピツト好のキ ヤリーCo~Ca(Ca が最上位ピツトからのキヤ リー出力)を出力するキャリー生成回路に本発明

第3図は、論理回路網の一例を示したものである。TA~TrはNMOS FET, VA~Vrは FET TA~Trのゲートにそれぞれ印加されるデータ信号30~37は寄生容量である。第1図ではデータ信号VA~Vrはデータ信号入力端子8に印加され、寄生容量30~37は寄生容量10に含まれる。この論理回路網を論理回路15に組み入れると、

V_A・((V_B・V_C+V_E・V_F)・V_D+V_G・V_H・V_I) という論理演算の結果が出力信号端子9に出力される。

第3図の論理回路網に対し、本発明を適用した 実施例を第7図に示す。ここではプリチヤージ用 FETとして第1図の2および4に相当するTファ とTァ。に加えてTァュ~Tァ。のFETを追加してい る。追加したFETのソースは共通に電源Vロロに 接続し、ドレインは論理回路網内の各ノードに接 続する。またゲートにはクロック信号を加える。 これらのFETは、プリチヤージ動作時にオン状 態となり、回路網内のノードに存在する寄生容量

を適用している。特に、この例では1個の論理回 路網からCo~Caの4種の出力信号を得ており、 これによりキヤリー生成を高速に行なうことがで きる。

以上述べた様に本発明を適用することによりダイナミック型論理回路を高速化することができる。なお本発明を適用するには従来技術に比べてFETを1個追加する必要があるが、このFETは小容量の寄生容量を充電するものであるため、ゲート幅の小さいものでよく、レイアウト面積の増加およびクロック信号の負荷容量増加は問題とならない程度に抑えられる。

以上の突施例では、論理回路網をNMOS
FETで構成したが、これをPMOS FETで構成することもでき、この場合は他のFETの導

他型および入力信号の優性を逆にすれば本発明を
そのまま適用できる。また寄生容量を充電する
FETをパイポーラトランジスタに関機し、電流
駆動能力を向上させることにより、さらに高速化
を図ることも可能である。

(発明の効果)

本発明によれば、ダイナミツク型論理回路のプ リチャージ動作を高速化することができるので、 海箕のスループツトを向上させる効果がある.

4. 図面の簡単な説明


第1図は本発明の一実施例の論理回路、第2図 は從来技術の一実施例の論理回路、第3回は論理 回路網の例、第4図は第1図に示した論理回路を 組み合わせた実施例、第5図は第1図に示した論 理回路と従来技術の論理演算動作波形の比較、第 6 図は第1 図に示した論理回路と従来技術のプリ チャージ動作放形の比較、第7因及び第8因は本 発明の他の実施例を示す図である。

1 … 論理回路網、2,4,5,16,18 … PMOS, FET. 3, 6, 17, 19 ... NMOS FET. 7 … クロック信号入力端子、8 … データ信号入力 端子、9,23…出力信号端子、10,11, 20…寄生容量、12,21…配線容量、15, 24…論頭回路、TA~TI…NMOS, FET, VA, V1…データ信号、30~37…寄生容量、

41~44…論理回路、45~50…ANDゲー ト回路、51~59…回路問配線、60…出力信 号端子、61~66…データ情号入力端子。


代理人 弁理士 小川勝男






- / 論理回路網
- 2,4.5 PMOS FET
- 3,6 NMOSFET
- 7 2012信号入加端子
- 9 出力信号端子
- 10.11 客生容量
- 12 配線容量
- 15 論理回路
- 8 产9倍号入加端子


箸 2 Z



觜 3 团



TATE NMOS FET Wv. デーク信号 3037 寄生容量




41~44 論建回路 60 出加鲁瑞子 45~50 ANOT-1回路 61~60 T-3信号入D端子 51~59 回路間配線

Z


第 5 回 電位 13-1 14-1 22-1 14-1 電位 70-7倍号入力 14-2 電位 22-2 13-2 上力倍号

中間

第



時間



T800 ~ T806 NMOS FET 7817 ~ R829 PMOS FET 8184 AND 回路 8588 OR 回路 Cols キャリーよか端子